to design I2C master on altera MAX10

Completato Pubblicato 7 anni fa Pagato alla consegna
Completato Pagato alla consegna

Taking reading from ADC and display it on I2C LCD on Altera MAX10. ADC should be designed using Qsys. MAX10(i2c master) is connected to i2c LCD (Slave) to display the value.

Verilog / VHDL

Rif. progetto: #12097053

Info sul progetto

5 proposte Progetto a distanza Attivo 7 anni fa

Assegnato a:

kulwantsingh16

A proposal has not yet been provided

$100 CAD in 7 giorni
(14 valutazioni)
4.2

5 freelance hanno fatto un'offerta media di $115 per questo lavoro

ahmedmohamed85

Dear sir I have more than 9 years experience in digital design using VHDL, please check my profile, also please message me

$66 CAD in 3 giorni
(283 valutazioni)
7.5
rohi1710rohi1710

Hi, -FPGA design engineer since last 7 years -Expertise in verilog/VHDL Please find below details of the projects TSMAC Hardware acceleration(3months) The project is to develop hardware acceleration block for TS Altro

$222 CAD in 7 giorni
(5 valutazioni)
4.6